(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-366029 (P2002-366029A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.Cl.⁷ G 0 9 C 1/00 識別記号 610

650

F I G 0 9 C 1/00

デーマコート*(参考) 610B 5J104

650B

審査請求 未請求 請求項の数6 OL (全 28 頁)

(21)出願番号	特願2001-178407(P2001-178407)	(71)出願人	000005223
			富士通株式会社
(22)出願日	平成13年6月13日(2001.6.13)		神奈川県川崎市中原区上小田中4丁目1番
			1号
		(72)発明者	伊藤孝一
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72)発明者	
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(74)代理人	100062993
		(13) (42)	
			弁理士 田中 浩 (外2名)


最終頁に続く

(54) 【発明の名称】 DPAに対して安全な暗号化

(57) 【要約】

【課題】 固定値を用いてマスクを行うことによって処理速度の向上と必要なRAM領域の削減を実現する。

【解決手段】 暗号化装置(300)は、乱数を発生する乱数発生器手段と、乱数に従って q 個の固定値の中の1つを選択する第1の選択器(329)と、乱数に従って q 組の固定テーブルの中の1組を選択する選択器(339)と、を具えている。排他的論理和手段(333)は、固定値と鍵の排他的論理和と入力の排他的論理和をとる。非線形変換手段(334)は、1組の固定テーブルに従って非線形変換を行う。別の暗号化装置(500)は、並列に結合された複数の暗号化部(511、513)と、乱数に従ってその複数の暗号化部の中の1つを選択する選択器(502)と、を具えている。



【特許請求の範囲】

【請求項1】 排他的論理和手段および非線形変換手段 を有する暗号化装置であって、

1

乱数を発生する乱数発生手段と、q個(qは整数)の固定値と、前記乱数に従って前記q個の固定値の中の1つを選択する第1の選択器と、を具え、

前記排他的論理和手段は、前記選択された固定値と鍵の 排他的論理和と前記排他的論理和手段の入力の排他的論 理和をとるものであること、を特徴とする、暗号化装 置。

【請求項2】 排他的論理和手段および非線形変換手段を有する暗号化装置であって、

乱数を発生する乱数発生手段と、q組(qは整数)のマスクされた固定テーブルと、前記乱数に従って前記 q組の固定テーブルの中の1組を選択する選択器と、を具え、

前記非線形変換手段は、前記選択された1組の固定テーブルに従って入力を非線形変換するものであること、を 特徴とする、暗号化装置。

【請求項3】 乱数を発生する乱数発生手段と、並列に 20 結合された複数の暗号化部と、前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、を具え、前記複数の暗号化部の各々は、排他的論理和手段および非線形変換手段を含むものであること、を特徴とする、暗号化装置。

【請求項4】 乱数を発生する乱数発生手段と複数の暗 号化段とを具えた暗号化装置であって、

前記複数の暗号化段の各々は、入力を非線形変換する非 線形変換手段と、第1の入力と第2の入力の排他的論理 和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手 段の出力に結合されており、

前記非線形変換手段は、q個(qは整数)の固定値と、前記乱数に従って前記q個の固定値の中の1つを選択する選択器と、前記選択された固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、を有するものであること、を特徴とする、暗号化装置。

【請求項5】 乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、を具え、前記複数の暗号化部の各々は複数の暗号化段を有し、前記複数の暗号化段の各々は、入力を非線形変換する非線形変換するよりで変換手段と、第1の入力と第2の入力の排他的論理

前記複数の暗号化段の各々は、入力を非線形変換する非 線形変換手段と、第1の入力と第2の入力の排他的論理 和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手 段の出力に結合されているものであること、特徴とす る、暗号化装置。

【請求項6】 暗号化装置において用いられるプログラムであって、

乱数に従って複数の暗号化手順の中の1つを選択するス 50

2

テップと、前記選択された暗号化手順に従って、入力値を暗号化して出力するステップと、を実行させ、前記暗号化するステップは、固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、1組の固定テーブルに従って入力値を非線形変換するステップと、を含むものであること、を特徴とする、プログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、情報の暗号化の分野に関し、特に電力解析攻撃と呼ばれる暗号解読法に対する暗号のセキュリティ(安全)のための技術に関する

[0002]

【発明の背景】暗号方式には一般的に公開鍵暗号方式と 共通鍵暗号方式が含まれる。いわゆる共通鍵暗号方式 は、暗号化と復号で同一の秘密鍵(キー)を用いる。こ の秘密鍵を送信機側のユーザと受信機側のユーザの間で 共有しその他の者に対して秘密にすることによって、暗 号文が安全に送信できる。図1はスマートカードにおけ る共通秘密鍵を用いた暗号化の例を示している。図1に おいて、スマートカードは、周知の形態で入力の平文 (プレインテキスト)をその内部の暗号化処理部におい て共通秘密鍵を用いて暗号化して出力の暗号文を供給す る。

【0003】暗号解読は、秘密鍵を含めた秘密情報を、暗号文等入手可能な情報から推定する。暗号解読の1つである電力解析攻撃が、Paul Kocher、Joshua Jaffe、and Benjamin Jun、"Differential Power Analysis" in proceedings of Advances inCryptology—CRYPTO'99、Springer-Verlag、1999、pp. 388-397に記載されている。この電力解析攻撃は、スマートカード等に搭載された暗号化プロセッサに様々な入力データを与えた時の電力消費データを収集および解析して、暗号プロセッサ内部の鍵情報を推定する。これは、公開鍵暗号と秘密鍵暗号の双方に適用できる。

【0004】電力解析攻撃には、単純電力解析(以下、SPAという)(Single Power Analysis)および電力差分攻撃(以下、DPAという)(Differential Power Analysis)が含まれる。SPAは暗号プロセッサにおける単一の電力消費データの特徴から秘密鍵の推定を行う。DPAは相異なる多数の電力消費データの差分を解析することによって秘密鍵の推定を行い、一般的にはDPAの方が強力である。

【0005】例えばRSA等の公開鍵暗号に対するDPAが、例えば、Thomas S. Messerges, Ezzy A. Dabbish and Robert H. Sloan "Power Analysis Attacks of Modular Exponentitiation in Smartcards" Cryptographic Hardware and Embedded Systems (CHES' 99), Springer-Verlag, pp. 144-157に記載されている。 共通鍵暗号方式の現在の標準のDES (Data Encryptio

n Standards)に対するSPAおよびDPAが、Paul Ko cher、Joshua Jaffe、and Benjamin Jun、"Differentia l Power Analysis、"in proceedings of Advances in C ryptology—CRYPTO'99、Springer-Verlag、1999、pp. 388—397に記載されている。共通鍵暗号方式の次世代標準となりうるラインデール(Rijndael)法に対するDPAが、例えば、S. Chari、C. Jutla、J. R. Rao、P. Rohatgi、 "An Cautionary Note Regarding Evaluation of AES Candidates on Smart-Cards、"Second Advanced Encryption Standard Candidate Confe 10 rence、March 1999に記載されている。

【0006】このように、電力解析攻撃の中でもDPAは特に有効な方法として注目されており、様々なDPA暗号解読法が研究されている。一方、DPA暗号解読を防止するための技術も開発されている。

【0007】DPAを適用可能な共通鍵暗号の通常の典型的な構成を説明する。図2、3および4は、典型的な共通鍵暗号で用いられる処理(operations)である鍵XOR(排他的論理和)、線形変換および非線形変換をそれぞれ示している。

【0008】図2において、鍵XORは入力データXi の鍵情報 Kiとの排他的論理和 (XOR) の出力 Ziを 供給する。(但し、演算XORは図面および式では、〇 と+を合成したシンボルで示されている。) 図3におい て、線形変換しは入力データXiに対する線形変換され た出力Zi = L(Xi)を供給する。ここで、任意OXおよびyについてL (xXORy) = L(x)XORL(y) である。線形変換には、ビット転置 (permutatio n) および行列演算等がある。図4において、非線形変 換Wは、入力データXiを非線形変換して出力Zi=W 30 (Xi)を供給する。ここで、任意のxよびyについて $W(xXORy) \neq W(x)XORW(y)$ である。非 線形変換は、典型的には非線型変換テーブルSboxを しばしば用い、入力XをX={xu-1,..., x1, x0} (uは自然数)とu個に分割し、Sbox である w_i ($i = 0 \sim u$) を用いて $z_i = w_i$ (x_i)

4

*して出力 Z を生成する。

【0009】典型的な共通鍵暗号では、これらの鍵 X O R 演算、線形変換および非線形変換の3つを適当に組み合わせて各ラウンド関数を構成し、そのようなラウンド関数を順に複数回(ラウンド)繰り返す。

【0010】DPAによる暗号解読技術を説明する。DPAは、電力消費データの測定の段階と、その電力消費データの差分に基づく鍵の解析の段階とを含んでいる。電力消費データの測定において、相異なる複数の符号のシーケンスを含んだ入力平文をスマートカード等の暗号化器にシリアルに供給して、その暗号化プロセッサによってその入力平文に応答して消費される電力消費の時間変化を例えばオシロスコープ等を用いて測定して、電力消費曲線を得る。図7(A)はそのような電力消費曲線を例示している。相異なる入力平文に対してその測定を行って統計的に充分な数の電力消費曲線を収集する。その測定で得られた複数の電力消費曲線の集合(セット)をGとする。

【0011】次に電力消費曲線を用いた鍵の解析を説明 する。図5は、従属接続の形の鍵XOR演算(図2)と 非線形変換(図4)の組合せである暗号化の例を示して いる。この暗号化に対するDPAを説明する。図6は、 図5における任意の非線形変換要素wiに関係する構成 要素を取り出したものである。図6において、任意の入 力平文における既知の数ビット値をmiとし、未知の鍵 Kにおける要素値を k_i (K= { k_{u-1} , . . . , k1, ko}の中の1つの要素)とし、既知のSboxテ ーブルにおける変換関数をw ; とし、出力を2;(=w i(miXORki))とする。DPAのために、プロ セッサ内部で用いられている鍵の要素値を任意の k;' であると仮定する。既知のmiおよびwiとその仮定さ れたki'とからzi'=wi(miXORki')を 演算して、仮定されたk_i'に対する集合G(k_i') を次の部分集合Go(ki') およびG1(ki') に 分ける。

[0012]

【数1】

 $G_0(\mathbf{k}'_i) = \{G \mid \vec{x}_i = \mathbf{w}_i(\mathbf{m}_i \oplus \mathbf{k}'_i)$ の第e桁のピット値=0 } (1)

【数2】

 $G_i(\mathbf{k}'_i) = \{G \mid \mathbf{z}_i = \mathbf{w}_i(\mathbf{m}_i \oplus \mathbf{k}'_i)$ の第 e 桁のピット値=1 } (2)

ここで、e は、自然数であり、e 番目のLSBを表して *力消費曲線の差分DG (k_i ') を作成する。 いる。 【数3】

【0013】次いで、仮定されたki'に対する次の電※

を演算し、Z=(zu-1...z1z0)として結合 *

$DG(F_i) = (G_i に属する電力消費曲線の平均)$

- (G。に属する電力消費曲線の平均) (3)

【0014】図7(A)はG₁に属する電力消費曲線の 平均電力消費曲線を例示している。図7(B)はG₀に 属する電力消費曲線の平均電力消費曲線を例示してい る。仮定された鍵の要素値が真の鍵の要素値と等しく、 即ち k_i ' = k_i である場合には、図7 (A) と (B) の差を表す図7 (C) に例示された差分電力消費曲線中にスパイクが現われる。仮定された鍵の要素値が真の鍵の要素値と等しくなく、即ち k_i ' $\neq k_i$ である場合に

は、図7(A)と(B)の差を表す図7(D)に例示さ れた差分電力消費曲線は概ね平坦な曲線となる。従っ て、仮定した ki'に基づいて生成されたスパイクを有 する差分電力消費曲線から、鍵kiが推定できる。全て のiに対するkiについて差分電力消費曲線を生成する ことによって、最終的に鍵Kを解読または確定(determ ine) することができる。

【0015】次に、ki'=kiである場合に、電力差 分曲線DG(ki')にスパイクが現れることを説明す る。 $k_i' = k_i$ である場合、集合 $G(k_i')$ を式 (1) および式(2) に従って部分集合Go(ki') *

$(G_1$ に属する $_{3}$ の平均HW) $_{-}$ (G_0 に属する $_{3}$ の平均HW) =1

【0016】一方、k; * ≠ k; の場合は、仮定された zi'=wi (miXORki') とそれに対応するプ ロセッサ内における実際のそれぞれのzi=wi(mi XORki)とが無関係なので、仮定されたzi'に対 する式(1) および式(2) に従って全てのm;に対す る集合G(ki')を部分集合Go(ki')およびG ※ ※1 (ki') に分けても、実際のそれぞれのzi(即ち zi'と仮定された実際のzi)に対しては2つの部分 集合にランダムに分けたことになるので、次の式(5) が成立する。

【数5】

る。

【数4】

(G,に属するz,の平均HW) - (G。に属するz,の平均HW) ~ 0 (5)

【0017】式(4)が成立する場合はGo(ki') とG1(ki')の間でのロード値2iの平均ハミング ・ウェイトに大きな差が生じるが、式(5)が成立する 場合はGo(ki')とG1(k')の間でのロード値 ziの平均ハミングウェイトに大きな差が生じない。 【0018】 z_i=w_i(x_i) で示される変換w iは、暗号化器内のROMやRAMなどのメモリ上から 変換テーブルSboxの出力値z;がロード命令によっ て読み込まれることによって行われる。ロード命令が実 行されるとき、ロード値のハミングウェイトに比例した 電力が消費されるものと考えられている。その考えの妥 30 当性を示す実験結果が、T. S. Messerge, Ezzy A. Dabb ish and Robert H. Sloan, "Investigations of Power A ttacks on Smartcards" Proceedings of USENIX Worksh op on Smartcard Technology, Mar. 1999に記載さ れている。

【0019】従って、ki'=kiである場合、式 (4) が満たされることで消費電力の差が電力差分曲線 上のスパイクという形になって現れるが、式(5)の場 合はスパイクが現れず、概ね平坦な曲線となる。DPA は、図4に図3の線形変換しを挿入した暗号化器にも適 40 用できることが判明している。

【0020】図8は、図4の暗号化器の前後に2つの線★

20 ★形変換を追加した構成を有する暗号化器を示している。 LiおよびL2をビット転置関数とし、wiをDESのS boxとすると、図8の構成はDESのF関数と等価に なる。DESの仕様については、FIPS 46, "Data enc ryption standard" Federal Information ProcessingSt andards Publication 46, U.S. Department of Comme rce/ National Bureau of Standards, National Techni cal Information Service, Springfield, Virginia, 1 977を参照されたい。図8の処理も、図6と同様の処 理に変換でき、同様にDPAを適用して鍵Kを推定でき

【0021】以上の手法では、非線形変換中のSbox 出力に注目してDPAを適用している。さらに、入力m iと鍵kiのXORの値(鍵XOR演算の出力) やSb oxへの入力値xiに対してDPAを適用する手法もあ る。また、或るプロセッサにおいては、隣接ビットモデ ルによって次の式(6)で表される電力消費がロード値 のビットの関数で表現でき、それによってより有効な解 析が可能になる場合がM. Akkar, R. Bevan, P. Discham p. and D. Moyart, "Power Analysis, What IsNow Poss ible... "Asiacrypt 2000において報告されてい る。

【数6】

$V(z) = a' + a_0 z_0 + a_1 z_1 + ... + a_7 z_7 + a_{0.1} z_0 z_1 + a_{1.2} z_1 z_2 + ... + a_{6.7} z_6 z_7$

【0022】これらの手法によれば、次の場合にDPA によって秘密鍵Kが解読される。図9は、図4の暗号化 器における電力消費曲線の測定対象点A、BおよびCを 示している。

【0023】1. 入力Mが既知かつ攻撃者が自由に選択

Sboxのwiの変換が既知の場合。この場合、図9の 測定対象点Aの所定タイミングにおける (Sboxwi の出力の) 電力消費曲線が測定される。

【0024】2.入力Mが既知かつ制御可能であり、鍵 Kが未知の固定値である場合。この場合、図9の測定対 可能即ち制御可能であり、鍵Kが未知の固定値であり、 50 象点Bの所定タイミングにおける(鍵XOR演算の出力

*およびG」(k;')に分けると、仮定した2;'=w

i (miXORki) とこれに対応するプロセッサ内

における実際のzi=wi (miXORki) とが全て

のmiに対して一致するので、ziのハミング・ウェイ

トHW (Hamming weight) に関して次の式 (4) が得ら

れる。ハミング・ウェイトとは或る値をビット値で表現

したときのビット値=1の個数である。例えば2進4ビ

ット値(1101)2のハミングウェイトHWは3であ

の) 電力消費曲線が測定される。

【0025】3.入力Mが既知かつ制御可能であり、鍵 Kが未知の固定値である場合。この場合、図9の測定対 象点Cの所定タイミングにおける(Sboxのwiをイ ンデックスするためのロード入力の)電力消費曲線が測 定される。

【0026】従来のDPA対策

従来のDPA対策法としては、例えばスマートカード内 にノイズ発生器を置くことによって電力消費量の測定精 度を落とす手法と、暗号アルゴリズムに対策を施す手法 10 が存在する。その測定精度を落とす手法は容易に行える が、測定回数を増加するなどの方法で解析が可能になる ので根本的な対策とはならない。それに対して、暗号ア ルゴリズムへの対策は、容易でないが根本的な対策とな りうる。暗号アルゴリズムに対策を施す手法の代表的な ものとして、マスキング法と呼ばれているThomas S. Me sserges, "Securing the AES Finalists Against Power Analysis Attacks," in proceedings of Fast Softwar e Encryption Workshop 2000, Springer-Verlag, Ap ril 2000が知られている。マスキング法とは、入力 20 値Mそのものを用いて暗号化の各処理を行う代わりに、 乱数RをマスクとしてM'=MXORRで表される値 M'を用いて暗号化を行う方法である。 乱数 R は暗号化 の各処理ごとに発生させるので、ここでは"乱数マスク 値法"と呼ぶ。

【0027】次に、乱数マスク値法について説明する。 図10は、乱数マスク値法による処理の概要図を示している。この処理は、図示のような上側の暗号化処理部と 下側のマスク値生成部と乱数発生とで構成される。

【0028】図2、3および4に示されている通常の鍵 30 XOR関数、線形関数および非線形関数が用いられる通常の暗号化処理を図10の暗号化処理に変更する場合は、それらは図10の暗号化において図11、12および13に示されているような乱数マスク値法による鍵XOR関数、線形関数および非線形関数に置換される。

【0029】乱数マスク値法では、暗号化における通常の中間データ X_i を計算する代わりに排他的論理和 X_i = X_i 'XORR $_i$ を満たす X_i 'および乱数 R_i が計算される。暗号化処理部において X_i 'が計算され、マスク値生成処理部において R_i が計算される。図2と図11、図3と図12、および図4と図13に示されている処理(operation)における X_i 、 X_i '、 Z_i 、 Z_i '、 R_i および RO_i に関して、次の式(7)が成立する。

【数7】

 $Xi = Xi' \oplus Ri$

 $Zi = Zi' \oplus ROi$ (7)

【 $0\ 0\ 3\ 0$ 】図 $2\ c$ は入力値 X_i と鍵 K_i に対して Z_i 示している。N段ラインデール処理の各段は、 $X\ O\ R_i$ = $X_i\ X\ O\ R\ K_i$ が演算されるのに対して、図 $1\ 1\ c$ は 50 算、サブバイト処理 $S\ u\ b\ b\ y\ t\ e$ (Substitute Byt

8

暗号化処理内部で乱数発生器によって乱数 RK_i を発生させた後、入力値 X_i 'と鍵 K_i に対して Z_i '= X_i ' $XORK_i$ $XORK_i$ が演算される。また、マスク値生成において R_i と RK_i から RO_i = R_i $XORK_i$ が演算される。

【0031】図3では Z_i =L(X_i)の線形変換が行われるのに対して、図12の暗号化処理では Z_i '=L(X_i ')の変換が行われ、マスク値生成では RO_i =L(R_i)の変換が行われる。

【0032】図4では w_1, w_2, \dots, w_{u-1} で 表されるu個のSboxを用いた非線型変換が行われる のに対して、図13(A)の暗号化処理では、図のNe wSboxを用いた処理によってRAM領域上にwi' 1、wi'2、・・・、wi'u-1で表される新しい Sboxが作成されて、これを用いて非線型変換が行わ れる。また、図13(A)のマスク値生成ではそのNe wSboxを用いた処理が行われ、Riと内部で生成さ れた乱数ROiからw'1、w'2、・・・、w' u-1が生成され、w'1、w'2、・・・、w' u-iとROiが出力される。図13 (B) はNewS boxの詳細構成を示している。NewSboxは、内 部の乱数発生器を用いてROiを生成し、また、Ri= $ri_{u-1} \cdot \cdot \cdot ri_{1}ri_{0} \succeq RO_{i} = roi$ u-1・・・roi1roi0と、図12(B)内で用 いられるSbox、 w_1 、 w_2 、・・・、 w_{u-1} とか 5. wi'j(x) = w(xXORrij)XORroijを満たすwi'jをj=0、1、・・・、u-1に ついて作成し、そしてそのROiとwi'iを出力す

【0033】次に、乱数マスク値法の安全性について簡 単に説明する。乱数マスク値法においては、図10およ び後で説明する図19中の各ラウンド(段)における図 13 (A) および (B) のSboxのwi'が乱数に従 って変化するので、DPAにおいてSboxの内容を知 ることができない。即ち、前述の条件1におけるSbo xが既知であるという条件が成立しないので、図8の測 定対象点Aの所定のタイミングにおいて測定された電力 消費曲線を式(1)および(2)に従ってGoとG1に 分けることができない。従って、乱数値マスク法を用い た暗号処理装置はDPAに対して安全である。同様に、 前述の条件2および3における鍵XOR関数の出力にお ける測定対象点BおよびSboxへの入力における測定 対象点Cについても、測定毎に変化する乱数要素が加算 されるので、鍵Kが固定であるという条件が成立しない ので、DPAに対して安全である。

【0034】次に、乱数マスク値法を用いた暗号化の例として、ラインデール法を説明する。図14は、DPA対策のない通常のN段ラインデール処理の全体的構成を示している。N段ラインデール処理の各段は、XOR演算、サブバイト処理Subbyte (Substitute Byt

e)、シフト処理Shift、およびミクストコラム処 理Mixedcolumnを含んでいる。但し、最後の 段は、別のXOR演算を含んでおり、ミクストコラム処 理を含んでいない。図14において、Nは、秘密鍵Ks ecのビット数によって決定され、Ksecが128ビ ットの場合はN=10とし、192ビットの場合はN= 12とし、および256ビットの場合はN=14とす る。Kiは拡大鍵(sub-key)と呼ばれる鍵である。図 15は、ラインデール法の128/192/256ビッ ト秘密鍵KsecからN+1個の128ビット拡大鍵K 10 0、K1、・・・、KNを生成する拡大鍵生成器を示し ている。秘密鍵から拡大鍵を生成する方法は、http://w ww. nist. gov/aes/に示されているRijndaelの仕様書に記 載されている。

【0035】図16はサブバイト処理Subbyteを 示しており、この処理は、8ビット-8ビット変換Sb oxであるSを用いて、128ビット-128ビット非 線形変換を行う。図17はシフト処理Shiftを示し ており、この処理は、バイト単位の並べ替えを行う処理 である。図18はミクストコラム処理Mixedcol 20 umnを示しており、この処理は、行列を用いた体GF (28) 上の演算を行う。

【0036】図19は、図14の通常のN段ラインデー ル法に対して、乱数マスク値法を適用したN段ラインデ ール法を示している。図19のN段ラインデール法は、 図示のような上側のN段の暗号化処理部と下側のN段の マスク値生成部と乱数発生とで構成される。Kiはライ ンデール法の第i段の拡大鍵を表す。RKiはそれぞれ の拡大鍵に対するランダムなマスク値を表す。サブバイ ト処理Subbyteは、図16に示されているような 30 形態で16個のSbox:Si, 0、Si, 1、・・ ・、S_i, 15を用いて128ビット-128ビット非 線形変換を行う。S_i, 0 、S_i, 1 、・・・、S i. 15は第i段の新しいSbox "NewSbox" によって生成されたSboxである。図20は、New Sboxを示しており、入力値Riniから、内部で発 生した乱数Routiに従って相異なる16個のSbo $x, S_{i, 0}(x), S_{i, 1}(x), \cdots, S$ i、15 (x) を生成し、乱数Routiを供給する。 Shift処理およびMixedcolumn処理は、 通常のラインデール法の処理と同様に、図17および図 18に示す線形変換である。

【0037】図19の処理のフローをステップ[110 1] ~ [1109] およびステップ [1201] ~ [1 209] で示す。

[1101]i = 0 とセットする。

してRinとのXOR演算を行う(XORする)。

[1103] 平文に対してKiXORKiとのXOR 演算を行う。マスク処理にマスク値R K_1 を入力して1-50-6、MaskXORRKNを演算し、それを出力して処

10

6個のSbox、 $S_{i,j}(x)$ (j=0、1、・・ ・、15)を生成する。

[1104] ステップ [1103] で生成したS i、j(x)を用いたSubbyte処理を行う。

Shift処理およびMixedcol [1105]umn処理を行う。

[1106]i:= i+1 とする。

[1107]i < N−1である場合はステップ [1 103]に戻る。それ以外は次のステップに進む。

[1108] K_{N-1}とのXOR処理を行い、RK N-1をマスク値処理部に供給して16個のSbox、

 $S_{N-1, j}(x) (j=0, 1, \dots, 15) \varepsilon$ 生成する。

[1109] $S_{N-1, j}(x)$ による S_{ubbyt} e処理、Shift処理、およびKNとのXOR演算を

ステップ [1109] の演算出力に対し [1110]て、マスク値生成の出力結果RoutとのXOR演算を 行い、その結果の暗号文を出力として供給する。

【0038】マスク値生成処理のフロー:

[1201] i=0, Mask=Rinetry t=0. 但し、Rinは[1102]で生成された乱数マスク値で

[1202]暗号化処理部より受け取ったRKiか ら、MaskXORRKiを演算して、新しいMask を生成する。

ステップ [1202] で生成した新しい [1203]MaskをNewSboxに入力することによって、1 6個のSbox、 $S_{i,j}(x)$ (j=0, 1, ・・ ・, 15) と乱数Routiを得て、Routiを新し いMaskとする。S_{i,j}(x)は暗号化処理部の第

[1204] MaskをShift処理およびMix edcolumn処理に供給し、その処理からの出力を 新しいMaskとする。

i段のSubbyteにおいて用いられる。

[1205] i:=i+1 \(\text{i}\)+1 \(\text{t-y}\)+ \(\text{t-3}\) である場合はステップ [1202] に戻る。

[1206] 暗号化処理部から入力されたRKN-1 からMaskXORRKN-1を演算して、その演算結 果を新しいMaskとする。

[1207] Rinn-1をNewSboxに供給する ことによって、16個のSbox、S

N-1, j(x)(j=0, 1, ・・・, 15)と乱数 Routn-1を得て、Routn-1を新しいMas k とする。S_{N-1,j}(x)は暗号化処理部の第N-1段のSubbyteにおいて用いられる。

[1208] MaskをShift処理に供給し、そ の処理結果を新しいMaskとする。

[1209] 暗号化処理部より入力されたRKNか

理を終了する。

[0039]

【発明が解決しようとする課題】乱数マスク値法はDPAに対する安全性(セキュリティ)が高いことが知られているが、乱数マスク値法を採用した暗号化は、その暗号化の速度が通常の暗号化と比べて数分の1と低く、非常に大きいRAM領域を必要とするという欠点がある。

【0041】大きいRAM領域を必要とする理由は、そ 20 の非線形変換において、通常はその非線形変換テーブルをROMに保持するのに対して、乱数マスク値法では暗号化のたびに新しいSboxをRAMに格納するからである。例えば8ビット-8ビットの変換を行うSboxを用いるラインデール法において、DPA対策として乱数マスク値法を実装するには最低28=256バイト分のRAM領域が必要である。しかし、例えばST16(STマイクロエレクトロン社製)等の低コストのスマートカード用チップはRAM領域が128バイト程度しか持っていないので、乱数マスク値法を実装することは 30

【0042】乱数マスク値法の実装のために、マスク値を共有すること、および或る暗号化から次の暗号化までの間にマスク値を生成することなどによって、見かけの処理速度の向上および必要なRAM領域の削減等が考えられているが、最初に乱数値でマスクするので全体的な処理速度の向上および大幅な必要RAM領域の削減は不可能である。

実際上不可能である。

[0045]

【0043】発明者は、暗号化において、乱数値を用いてマスクするのではなくて、固定値を用いてマスクする 40 ことによって処理速度の向上と必要なRAM領域の削減を実現すると有利であると認識した。ここで、この固定値を用いてマスクを行う方法を、固定マスク値法と呼ぶ。

【0044】本発明の1つの目的は、共通鍵暗号を行う暗号プロセッサに対する効率的な暗号解読防止を実現することである。本発明の別の目的は、秘密鍵の推定を困難にし、暗号プロセッサの安全性を高めることである。

【発明の概要】本発明の1つの特徴(側面)によれば、

12

暗号化装置は排他的論理和手段および非線形変換手段を有する。その暗号化装置は、さらに、乱数を発生する乱数発生手段と、q個(qは整数)の固定値と、その乱数に従ってそのq個の固定値の中の1つを選択する第1の選択器と、を具えている。その排他的論理和手段は、その選択された固定値と鍵の排他的論理和とその排他的論理和手段の入力の排他的論理和をとる。

【0046】本発明の別の特徴によれば、暗号化装置は排他的論理和手段および非線形変換手段を有する。その暗号化装置は、さらに、乱数を発生する乱数発生手段と、q組(qは整数)のマスクされた固定テーブルと、その乱数に従ってそのq組の固定テーブルの中の1組を選択する選択器と、を具えている。その非線形変換手段は、その選択された1組の固定テーブルに従って入力を非線形変換する。

【0047】本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、その乱数に従ってその複数の暗号化部の中の1つを選択する選択器と、を具えている。その複数の暗号化部の各々は、排他的論理和手段および非線形変換手段を含んでいる。

【0048】本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と複数の暗号化段とを具えている。その複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含んでいる。その排他的論理和手段の第2の入力はその非線形変換手段の出力に結合されている。その非線形変換手段は、q個(qは整数)の固定値と、その乱数に従ってそのq個の固定値の中の1つを選択する選択器と、その選択された固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、を有する。

【0049】本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、その乱数に従ってその複数の暗号化部の中の1つを選択する選択器と、を具えている。その複数の暗号化部の各々は複数の暗号化段を有する。その複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和手段と、を含んでいる。その排他的論理和手段の第2の入力はその非線形変換手段の出力に結合されている。

【0050】本発明のさらに別の特徴によれば、暗号化装置において用いられるプログラムは、乱数に従って複数の暗号化手順の中の1つを選択するステップと、その選択された暗号化手順に従って、入力値を暗号化して出力するステップと、を含んでいる。その暗号化するステップは、固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、1組の固定テーブルに従って入力値を非線形変換するステップと、を含んでいる。

【0051】本発明によれば、共通鍵暗号を行う暗号プロセッサに対する効率的なDPA対策を実現でき、DPAを用いた秘密鍵の解読(analyze)を困難にし、暗号プロセッサの安全性を高めることができる。

【0052】実施形態においては、通常は乱数値で入力や鍵をマスクする乱数マスク値法に対して、本発明の固定マスク値法に従って、複数個の固定値を用意し、それを乱数によって切換えることによって、乱数マスク値法と同様の効果を得る。固定マスク値法では、マスク値が特定の固定値に限定されるので、新しいマスク値を予め10求めておくことによって処理速度を高くできる。また、予め固定マスク値に対応した非線形変換テーブルをROMに用意することによって、小さいRAM領域を有するプラットフォーム上でも実装が可能になる。例えばST16等の低コストのスマートカード用のLSIチップでも6Kバイト程度の大きなROM領域を備えているので、固定値マスク法は低コストのスマートカードに適している。

[0053]

【発明の好ましい実施形態】次に、本発明の実施形態を 説明する。実施形態において、暗号化における全てまた は一部の諸要素および諸処理は、集積回路等によってハ ードウェアの形態で実装してもよいし、またはプロセッ サによって実行されるプログラムの形態で実装してもよ い。

【0054】図21は本発明による第1のタイプの暗号化装置100の概略的構成を示している。図22および23は、暗号化装置100の鍵XOR演算および非線形変換の構成をそれぞれ示している。線形変換は図2に示30されているものを用いればよい。

【0055】図21において、暗号化装置100は、乱 数R (R=0, 1, ・・・, q-1) を発生する乱数発 生器103と、その乱数に従って固定マスク値FM 0, Rの中の1つを選択して供給する切換部または選択 器104と、入力の平文と選択された固定マスク値FM 0, Rとの排他的論理和を演算する(XORする)(X in'=平文XORFMo,R) 排他的論理和106 と、入力Xin'を受取り乱数Rに従って入力Xin' を暗号化して出力 X o u t 'を生成する暗号化処理部 1 01と、その乱数に従って固定マスク値FMN+1,R の中の1つを選択して供給する切換部105と、その出 カXout'と選択された固定マスク値FMN+1,R との排他的論理和を演算して (XORして) 暗号文 (X out'XORFMN+1,R) を生成する排他的論理 和107と、を含んでいる。ここで、Nは暗号化処理部 101で使用される固定マスク値のセットの数を表す。 【0056】暗号化装置100は、さらに、作業メモリ 用のRAM162と、固定マスク値と、固定非線形変換

テーブルSboxと、線形変換関数し等を格納するRO 50

14

M164と、ROM等のプログラム・メモリ160に格納されているプログラムに従ってこれらの諸処理要素103~107を制御するプロセッサ150は、諸処理要素103~107に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素103~107を実現してもよい。この場合、図21はフロー図として見ることができる。

【0057】暗号化処理部101において、図22の鍵XOR、図2の線形変換および図23の非線形変換の組み合わせによって規定されるラウンド関数が繰返し実行され、または縦続接続されたそのような複数のラウンド関数回路によってそのラウンド関数が実行される。

【0058】図22の鍵XORは、切換部109によって乱数Rに従って選択された固定マスク値 $FM_{i,R}$ と鍵 K_{i} とをXORして或る値を供給し、その値と入力 X_{i} とをXORして出力 Z_{i} を供給する。図23の非線形変換は、切換部 $111\sim119$ によって乱数Rに従って S_{i} をの要素 W_{i} は、 V_{i} で V_{i} の選択された要素 V_{i} を用いて非線形変換する。

【0059】 乱数マスク値法において示した式 (7) の 関係を用いると、図22の鍵XORにおいて図11のR iとROiに対応して次の式 (8) が得られる。

【数8】

$ROi = Ri \oplus FM_{i,R}$ (8)

【0060】図23の非線形変換において用いられる図13(B)のNewSboxのriとroiに対応して次の式(9)が得られる。

】 【数 9 】

$wi'_{i,R}(xi') = wi(ri \oplus xi') \oplus roi$ (9)

【0061】図24は本発明による第2のタイプの暗号化装置200の概略的構成を示している。図25および26はその鍵XORおよび非線形変換の構成をそれぞれ示している。線形変換はいずれの暗号化処理部においても図2に示されているものを用いればよい。

【0062】図24において、暗号化装置200は、乱数Rを発生する乱数発生器203と、その乱数に従って固定マスク値FM0,Rの中の1つを選択して供給する切換部204によって選択された固定マスク値FM0,RとをXORする(Xin'=平文XORFM0,R)XOR(排他的論理和)206と、入力Xin'を受取りその入力Xin'を号化して出力Xout'を生成する複数の暗号化処理部208~209と、入力Xin'を受取り乱数Rに従って互いに並列に結合された暗号化処理部208~209の中の1つを選択してその選択された暗号化処理部と04~209の中の目じ1つを選択してその選択された暗号化処理部からの出力Xout'

【0063】暗号化装置200は、さらに、作業メモリ 10 用のRAM262と、固定マスク値、固定非線形変換テーブルSboxと、線形変換関数し等を格納するROM 264と、ROM等のプログラム・メモリ260に格納されているプログラムに従ってこれらの諸処理要素203~211を制御するプロセッサ250は、諸処理要素203~211に対応する機能を実装したメモリ260中のプログラムを実行することによって諸処理要素203~211を実現してもよい。この場合、図24はフロー図として見ることができる。 20

【0064】暗号化処理部 $208\sim209$ は、固定マスク値FM $_{i,j}$ およびSboxのセット $_{W}i_{i,j}$ が異なること以外は構成が共に同じである。各暗号化処理部 $208\sim209$ において、図25の鍵 $_{X}OR$ 演算、図 $_{2}0$ 線形変換処理および図 $_{2}6$ の非線形変換の組み合わせによって規定されるラウンド関数が繰返し実行され、または縦続に結合されたそのような複数のラウンド関数回路によってそのラウンド関数が実行される。

【0066】本発明による上述の固定マスク値法は、低コストのスマートカードに実装するのに適した方法と考えられる。ここでは、次のような問題点を検討することによってより好ましい実装形態を実現する。

【0067】(A) DPA対策としての有効性の問題 乱数マスク値法はDPAに対して安全であることが知ら れているが、固定マスク値法はDPAに対してどの程度 安全であるかが不明であり、実装法および固定マスク値 の条件しだいではDPAに対して弱い可能性がある。

【0068】(B) ROM領域が膨大になる可能性の問 50

16

題

固定マスク値法は、非線形変換テーブルをROMに用意することで、乱数マスク値法より必要なRAM領域を小さく抑えることができるという利点がある。しかし、用意されるマスク固定値の数に応じて使用ROM量が決まる。安全性を確保するために必要なROMの容量が膨大になる可能性がある。

【0069】(A)の問題に関連して、本発明を適用する或る暗号化では、或る条件の固定マスク値を使用すればその数 q が 2 でも充分に安全であることが分かっている。本発明による暗号化法としてラインデール法を適用した場合の安全性を後で説明する。同様に(B)の問題に関連して、相異なる固定マスク値の数 q を 2 程度にして、同じラウンドやラウンド毎のSboxを共通にすることで、Sboxのデータ量を、本発明が適用されない通常の実装の約2~数倍に抑えて、使用ROM量を小さく抑える。実施形態において暗号化法としてラインデール法を適用した場合の使用ROM量について後で述べる。

【0070】図27は、図21の第1のタイプの暗号化 装置100の一例を示しており、ラインデール (Rijnda el) 暗号化法に固定マスク値法を適用した暗号化装置3 00を示している。但し、図27において、図21にお けるプロセッサ150、メモリ160、162および1 64は簡単化のために省略されている。図27におい て、暗号化装置300は、乱数h(h=0, 1, ・・ ・, q-1) を発生する乱数発生器303と、その乱数 hに従って固定マスク値FMinhの中の1つを選択し て供給する選択器305と、入力の平文と選択された固 定マスク値FMinhとをXORするXOR302と、 入力Xin'を受取って乱数hに従って入力Xin'を 暗号化して出力Xout'を生成する複数段の暗号化処 理段310 (各段iは0≤i≤N-2) と、第N-2段 の暗号化処理段310の出力Xout'を入力Xin' として受取り乱数Rに従ってその入力を暗号化して暗号 文Xout'を生成する第N-1段の暗号化処理段31 1と、を含んでいる。

【0071】複数段の暗号化処理段310の各段iは、乱数hに従って選択された固定マスク値FMi,hを供給する選択器329と、鍵Kiと固定マスク値FMi,hをXORして出力を供給するXOR331、その出力の値と入力Xi'とをXORするXOR333と、その乱数hに従ってSboxである固定値Si,j,h(j=0,1,・・・,15)の中の1つを選択してマスクされた鍵Ko,hを供給する切換器または選択器339と、その選択されたSi,j,hに従ってXOR33からの出力をサブバイトするSubbyte334と、Subbyte334の出力をシフトするShift335と、Shift335の出力をミクストコラムするMixedColumn336とを含んでいる。

【0072】第N-1段の暗号化処理段311は、第i 段の暗号化処理段310と同様の切換器329および3 39と、XOR331および333と、Subbyte 334と、Shift335とを有し、MixedCo lumnは有せず、切換器379によって選択された固 定マスク値FMN、hとKNとをXOR371によって XORしてマスクされた鍵KN、hを生成し、KN、h とShift335の出力とをXOR373によってX ORし、切換器399によって選択された固定マスク値 FMouthとXOR373の出力とをXOR383に 10 よってXORして暗号文を生成する。

【0073】ここで、FMi.h、FMinh、およびFMouthは、固定マスク値である。Si.j.hは、固定のSboxである。これらの固定マスク値およびSbox値は予め求められる。従って、固定マスク値法では通常の乱数マスク値法における逐次計算が不要なので、処理が高速化される。さらに、予め求めた固定マスク値およびSboxの変換テーブルを、例えば図21のRAM162および図24のRAM262のようなRAMにではなくて、図21のROM164お2のようなRAMにではなくて、図21のROM164お2のよび図24のROM264のようなROMに格納することによって、実装に必要なRAM領域を大幅に節約できる。このような必要なRAM領域を大幅に節約できる。このような必要なRAM領域を大幅に節約できる。このような必要なRAM領域を大幅に節約できる。このような必要なRAM最の節約は、ほんの128バイトのRAM領域しか持っていない低コストのスマートカードへの実装に有利である。

【0074】図27の暗号化装置300に入力平文が供給されると、内部の乱数発生器303によって0 \le h \le q-1を満たす乱数hが生成される。その生成された乱数hに従って、図27に示す全ての切換器305、329、339、379および399において、q個の入力30値の中からh番目のものが選択されて供給される。図28は図27におけるSubbyte334の構成を例示している。Shift335は図16に例示されているものを、Mixedcolumn336は図17に例示されているものを用いる。図28のSubbyteにおいて用いられるSboxSi,j,hは、図16に示されている通常のラインデール法のSubbyteのSboxであるSを用いて次の式(10)で表される。【数10】

$S_{ijh}(x) = S(x \oplus a_{ijh}) \oplus b_{ijh}$ (10)

【0075】式(10)における $a_{i,j,h}$ および $b_{i,j,h}$ は、式(9)の $r_{i,j}$ および r_{0i} 。 $j_{i,j}$ にそれぞれ対応し、それぞれ i番目のラウンドの $s_{i,j}$ にそれぞれが応し、それぞれ i番目のラウンドの $s_{i,j,h}$ は、入力マスク値なので、その $s_{i,j,h}$ は、入力マスク値なので、その $s_{i,j,h}$ は、入力マスク値および処理等によって一意的 に決まる。一方、 $s_{i,j,h}$ は任意に設定可能である。

【0076】図27の暗号化装置300処理のフローを ステップ[1301] ~ [1314] に示す。ステップ⁵⁰ 18

 $[1303] \sim [1309]$ は図28の第i段における 処理である。ステップ $[1310] \sim [1314]$ は図27の第N-1段における処理である。

[1301] $i = 0 \ge t = 0$

[1302] 入力平文を受け取り、次いで乱数発生器 303によって乱数h (0 \leq h \leq q-l) が発生される。この乱数hは後のステップで使用される。

[1303] 入力平文に対して、固定マスク値の集合 $\{FMin_0...FMin_{q-1}\}$ の中からFM in_h を切換器 305 によって選択した後、XOR30 2によって入力平文とFMinhをXORする。XOR30 2の出力を中間データXとする。

[1304] 固定マスク値の集合 $\{FM_{i,0}, \cdot \cdot \cdot , FM_{i,q-1}\}$ の中から $FM_{i,h}$ を切換器 32 9によって選択して、拡大鍵 K_{i} 、中間データXおよび $FM_{i,h}$ に対して $XXORK_{i}XORFM_{i,h}$ を演算し、その演算結果を新しい中間データXとする。

[1305] Subbyte334において、中間データXに対して、切換器339によって乱数hに従って選択された非線形変換テーブルSi,j,h(x)に従ってサブバイト処理する。その演算結果を新しい中間データXとする。

[1306] Shift335において中間データXをシフトする。そのシフトされたデータを新しい中間データXとする。

[1307] Mixedcolumn336において中間データXをミクストコラム処理する。その処理結果を新しい中間データXとする。

[1309] i < N-1の場合は [1303] に戻る。それ以外は次のステップに進む。

[1310] 乱数 h に従って固定マスク値の集合 {F $M_{N-1,0}$, ・・・, $FM_{N-1,q-l}$ } の中から $FM_{N-1,h}$ を切換器 329 によって選択して、拡大 鍵 K_{N-1} 、中間データ X および $FM_{N-1,h}$ に対して、 $XXORK_{N-1}XORFM_{N-1,h}$ を演算する。その演算結果を新しい中間データ X とする。

[1311] 切換器339によって選択された非線形変換テーブル $S_{N-1,j,h}$ (x) に従ってサブバイト処理を行う。その処理結果を新しい中間データXとする。

[1312] Shift335において中間データXをシフトする。そのシフトされたデータを新しい中間データXとする。

[1313] 乱数hに従って固定マスク値の集合 {F MN.0, ・・・,FMN.q-1} の中から切換器 3 7 9によってFMN,hを選択して、その中間データ X、拡大鍵KNおよびFMN,hに対して、XXORKN XORFMN,hを演算する。その演算結果を新しい中間データXとする。

[1314] 乱数hに従って固定マスク値の集合 {F Mouto, ···, FMoutq-1} の中からFM outhを切換器399によって選択して、中間データ XとFMouthをXORし、その演算結果を出力暗号 文Xout'として供給する。

【0077】図29は、ラインデール法に固定マスク値 法を適用した別の暗号化装置400を例示している。但 し、図29において、図21におけるプロセッサ15 0、メモリ160、162および164は簡単化のため* *に省略されている。図29の構成は、その各ラウンド関 数における各Subbyte334に結合された切換器 339に供給されるSboxが互いに同じである以外 は、図27と同じであり、同じ構成要素については再び 説明はしない。図30は図29におけるSubbyte 334の構成を例示している。マスク値FMi, hは、 任意のh=0, 1, ・・・, q-1について次の式(1 1)を満たす。

【数11】

$$FM_{ih} = \begin{cases} C_h \oplus FMin_h & (i = 0) \\ C_h \oplus D_h & (i = 1, ..., N-1) \\ D_h & (i = N) \end{cases}$$
(11)

【0078】ここで、Chおよび Dhは、16バイトの 定数であり、Iバイト定数 cn、j および dn、j (j = 0, 1, ・・・, 15) をそれぞれ用いて、次の式 ※

$$\begin{cases} C_h \; = \; c_{h,1\,5} \; ... \; c_{h,1} c_{h,0} \\ D_h \; = \; d_{h,1\,5} \; ... \; d_{h,1} d_{h,0} \end{cases}$$

※ (12) のように記述される。 【数12】

【0079】図29の暗号化装置400において、サブ²⁰★te(図16)への入力値をXと表す。これに対し、図 バイト処理Subbyte334は、切換器339によ って選択された16個のSbox、So.h、S 1. h、・・・、S15. hを用いて、図30に示す非 線形変換処理を行う。16個のSj,hはDPA対策な しの通常のラインデール法におけるSであり、および式 (12) におけるch, j、dh, jを用いて、S j, h(x) = S(xXORch, j)XORdh, jと表される。

【0080】図29の暗号化装置400の処理フローに おいては、図27の暗号化装置400の処理フローにお 30 けるステップ [1305] および [1311] におい て、切換器339によって乱数hに従って16個のSb ox、So,h、Sl,h、・・・、S15,hの中から選 択された非線形変換テーブルSj,hに従ってサブバイ ト処理する。

【0081】図27の暗号化装置300ではSubby te334のテーブルが各ラウンドで異なるのに対し て、図29の暗号化装置400では全てのラウンドで共 通のテーブルが使用される。これが可能な理由を説明す る。まず、通常のラインデール処理におけるSubby★40

$$\begin{cases} c_{h,15} = c_{h,14} = ... = c_{h,0} \\ d_{h,15} = d_{h,14} = ... = d_{h,0} \end{cases}$$

【0083】即ち、図29の暗号化装置400で用いら れるSboxに必要な使用ROM量は、図27の暗号化 装置300の場合の1/16とすることができる。以上 から、式(13)を満たす図29の暗号化装置400を 用いることによって、Sboxに必要なROM領域を図 27の暗号化装置300を用いた場合の1/(16N) とすることができる。

30のSubbyte処理の入力値はXXORChと表 すことができる。これは、マスク値の間に式(11)の 関係が成立するからである。 Chは段数 i とは関係ない 定数なので、式(10)における $S_{i,j,h}(x) =$

(12)

S (x X O R a i, j, h) X O R b i, j, h に対し て、ai,j,hを段番号iに関係ない定数に設定でき る。また、bi, j, hは、任意の定数なので、iに関 係ない定数に設定できる。よって、図30に示すように $S_{i,h}(x) = S(xXORc_{h,i})XORd$ h, jで表される段数iに無関係なSboxを用いたサ ブバイト処理が可能となる。従って、図29の暗号化装 置400で用いられるSboxに必要な使用ROM量 は、図27の暗号化装置300の場合の1/Nとするこ とができる。

【0082】さらに、図29の暗号化装置400におい て、マスク値ChおよびDhに関する条件式(12)に、 次の式(13)に示す条件を加えることによって、使用 するSboxの数(種類の数)を相異なる16セットか らほんの1セットに減らすことができる。

【数13】

(13)

【0084】また、図29の暗号化装置400では入力 側および出力側においてFMinnおよびFMoutn をそれぞれXORしているが、この処理は安全性に寄与 しないことが判明しているので、省略できる。さらに、 マスク済みの鍵KiXORFMi, hの値を用いること によって、鍵Kiと固定マスク値FMi,hとのXOR 50 演算を省略できる。これらの省略によって、切換器によ

20

る処理が少し増加するだけなので、DPA対策のないラ インデール法の場合とほぼ同じ計算量で固定マスク値法 を適用したラインデール法が実現できる。

【0085】図31は、図24の第2のタイプの暗号化 装置200の一例を示しており、ラインデール法に固定 マスク値法を適用した別の暗号化装置500を例示して いる。但し、図31において、図24におけるプロセッ サ250、メモリ260、262および264は簡単化 のために省略されている。図31において、暗号化装置 500は、乱数hを発生する乱数発生器503と、乱数 10 hに従って切換えを行う切換器502および504と、 切換器502および504によって乱数hに従って選択 される互いに並列に結合された第0~第a-1のa個の 暗号処理部511~513と、を含んでいる。

【0086】暗号処理部511~513の各々は、入力 Xin'を受け取って出力Xout'を生成する複数段 の暗号化処理段530 (段iは0≤i≤N-2)と、前 段の出力を入力として受取りその入力を暗号化して出力 Xout'を生成する第N-1段の暗号化処理段と53 1、を含んでいる。第0段~第N-2段の暗号化処理段 20 530は、固定マスク値、XOR523、それぞれのS ubbyte525、Shift526およびMixe dcolumn527を有し、それぞれの固定マスク値 および固定Sboxに従って暗号化を行う。第0段の暗 号化処理段530の前にはXOR521が結合されてい る。第N-1段の暗号化処理段531は、固定マスク 値、XOR523、528および529、Subbyt e525およびShift526を有し、それぞれの固 定マスク値および固定Sboxに従って暗号化を行う。 図31では、鍵KiとFMj, hとがXORされたKi XORFM_j, hの値が直接供給されるように示されて いるが、図29の場合と同様に鍵KiとFMi,hとが XORによってXORされてXOR523~553の入 力に供給されるようにしてもよい。図31においては、 図29の場合と同様にFMinhとFMouthとを省 略できる。

【0087】図31の暗号化装置500においても、図 29の暗号化装置400の場合と同様に全てのラウンド で同じSboxを使用しており、式(13)の条件を満*

c_{0,j}⊕ c_{1,j} = (10101010)₂ または (01010101)₂

 $q \ge 2$ 、Sboxのセットの数が1、全てのj = 0、

1、・・・、15について

 $(c_{0,j} \oplus c_{1,j}) \vee (c_{1,j} \oplus c_{2,j}) \vee \vee (c_{q,2,j} \oplus c_{q,1,j}) = (111111111)_2$

※【数15】

q≥2、Sbox数が1、全てのj=0、1、・・・、 ★【数16】

> $(d_{0,j} \oplus d_{1,j}) \vee (d_{1,j} \oplus d_{2,j}) \vee \vee (d_{q,2,j} \oplus d_{q,1,j}) = (111111111)_2$ (16)

ここで、()2は2進法の値を表す。

【0092】DPAは、図9の測定対象点Aにおける所 50 における所定タイミングで行われる場合とがある。図2

22

*たすようにすれば、図29の暗号化装置400の場合と 同様のROMの削減が可能となる。暗号化装置500の 計算量は、暗号化装置400の場合より切換器が少ない だけ有利であり、DPA対策のないラインデール法とほ ぼ同じ計算量となる。但し、図31の暗号化装置500 は、図29の暗号化装置400の場合よりもシフトおよ びミクストコラム処理の数が増えるので、暗号化装置5 00の方が回路のサイズが大きくなる。なお、暗号化装 置500には2つの選択器502および504が存在す るが、左右の切換器502および504のうち一方だけ で切換えてもよい。そのような場合、他方の選択器は省 略できる。

【0088】図29および図31の暗号処理装置におい ては同じ処理が異なる構成で行われるだけなので、安全 性は共に同じである。

【0089】次に、固定マスク値法の安全性について説 明する。図27の暗号化装置では、固定マスクの数gが 充分大きい場合は、乱数マスク値法と実質的に同じ動作 になるので、同様に高い安全性を有する。乱数マスク値 法におけるほんの1ラウンドに簡略化された暗号関数に ついて安全性が証明できるので、各ラウンドに同じSb oxを使用する図29および31の暗号化装置400お よび500についても同様に安全性が証明できる。

【0090】次に、qが小さい場合の固定マスク値法の 安全性を説明する。 q = 1 では安全でないことが分かっ ている。次に小さいq=2の場合の安全性を評価する。 図29および31の暗号化装置400および500にお いて、q=2とし、式 (13) に従ってSubbyte において1セット(種類)だけのSboxを用い、かつ FMinhおよびFMouthを省略した最も単純な場 合においても、 $c_{0,j}$ 、 $c_{1,j}$ 、・・・、cq-2, jに関して次の式(14) または式(15)の 条件を設定し、do,j、d1,j、・・・、d q-2, jに関して次の式(16)の条件に設定するこ とによって、DPAに対する安全性を高めることができ

【0091】q=2、Sboxのセット(種類)の数が 1、全てのj=0、1、···、15について 【数14】

$$(15)_2$$

(14)

定タイミングで行われる場合と、測定対象点BおよびC

9 および 3 1 の暗号化装置 4 0 0 および 5 0 0 が安全であることを説明する。ビット (x, e) は x の第 e 桁のビット値を表す。

【0093】攻撃者は、鍵の推定のために以下の(i) および(ii)の処理を行う。

(i) DPAを用いて、チェックする仮の鍵(可能な 鍵)の数を限定する。

(ii) (i) で限定された数の仮の鍵について、プロセッサ内部で用いられている真の鍵と値が一致するかどうかをチェックすることによって鍵を推定する。1つの 10 仮の鍵すなわち1つのパターンの鍵をチェックするための計算の量を1単位(サイクル)とする。

【0094】上述の鍵の値のチェックは、暗号プロセッサの平文と暗号文の関係を調べることによって実現できる。即ち、暗号化プロセッサにより平文を暗号化した場合と、ソフトウェアなどの別の手段によって、そのチェックされる仮の鍵の値を用いてその平文を暗号化した場合とを比較する。平文と暗号文の関係が両方の暗号化で一致した場合は、その仮の鍵の値が暗号プロセッサ内部で用いられていると判定する。両者が一致しない場合は 20 その仮の鍵は用いられていないと判定する。

【0095】 DPAを用いて128ビットの鍵を推定す*

 $WD_{j} = (d_{0, j} \oplus d_{1, j}) \vee (d_{1, j} \oplus d_{2, j}) \vee \cdots \vee (d_{q-2, j} \oplus d_{q-1, j})$ $EDVT_{i}$

【WD;=(11111111)₂ならば、f;=0、 それ以外の場合は、f;=1、

【0097】よって、j=0, 1, · · · · , 150全てについて $f_j=0$ の場合に、暗号化装置はDPAに対し 30 で最も安全である。そのためには、全ての j=0, 1, · · · · , 15について、 $WD_j=(11111111)$ 2でなければならない。このとき、DPAを用いて鍵を求めるのに必要な計算量は最大の 2128 となる。

【0098】次に、鍵XORの出力(図9の測定対象点B)またはSboxへの入力(図9の測定対象点C)におけるDPAに対する安全性を説明する。図9の測定対象点BおよびCにおける所定タイミングにおけるDPAに対する安全性は、暗号プロセッサでRAMへのロードが行われた時の測定電圧とロード値との関係がどのよう40なモデルを用いて近似できるかによって異なる。まず、任意モデルの場合のDPAを考える。

*るのに必要な計算量の例を示す。例えば、DPAを行っても128ビット鍵に関する有益な情報を得られなかった場合は、128ビット鍵の全ての可能なパターンをチェックする必要があるので、必要な計算量は2128単位である。例えば、DPAによって128ビット鍵の最下位ビット(LSB)が0であることが分かった場合は、その鍵の強りの127ト位ビット(MSRS)の合

24

は、その鍵の残りの127上位ビット(MSBs)の全ての可能なパターンをチェックすればよいので、必要な計算量は2127単位である。

【0096】次に、Sboxの出力のDPAに対する安全性について、図9の測定対象点AにおけるDPAを図29および31の暗号化装置400および500に対して適用した場合について説明する。図29および31の第0段のSubbyteにおいて、それぞれのSboxの出力値がロードされるタイミングにおいてDPAを適用すると、鍵Kiは28(16-F)=2128-8Fに比例した計算量で解読できることが分かっている。こで、 $F=f_0+f_1+\cdot\cdot\cdot+f_15$ である。 f_j は、次のように定義される。 $j(j=0,1,\cdot\cdot\cdot,15)$ 番目のSboxの出力マスク値を d_0,j 、 d_1,j 、···、 d_{q-1},j としたときに、【数17】

$$WC_{j} = (c_{0, j} \oplus c_{1, j}) \lor (c_{1, j} \oplus c_{2, j}) \lor \cdots \lor (c_{q-2, j} \oplus c_{q-1})$$

$$WC_{j} = (wc_{0, j} \oplus c_{1, j}) \lor (c_{1, j} \oplus c_{2, j}) \lor \cdots \lor (c_{q-2, j} \oplus c_{q-1})$$

 $WC_{1} = (Wc_{1,7}Wc_{1,6}Wc_{1,5}Wc_{1,4}Wc_{1,3}Wc_{1,2}Wc_{1,1}Wc_{1,0}$ **)。において、**

$$h_j = (e = 0, 1, \cdot \cdot \cdot, 7)$$
に関して $wc_{j,e} = 0$ が成立するeの個数)

【0100】即ち、j=0, 1, · · · · , 15について h;=0の場合がDPAに対して最も安全である。その 10 上述の任意モデルでは解読できない鍵情報を解読でき ためには、全てのj=0, 1, ・・・, 15についてW $C_{j} = (1111111111) 2 \text{ cathaias } c_{j}$ のとき、DPAを用いて鍵を求めるのに必要な計算量は 最大の2128になる。

【0101】次に、隣接ビット・モデルの場合につい て、q=2かつ式(13)によりサブバイト処理で用い るSboxのセット(種類)の数を1に限定し、式 (6) で表される隣接ビット・モデルを適用した場合に ついて説明する。隣接ビット・モデルは、低コストのス マートカードにおける電圧を近似するのに適したモデル*20

*として知られており、このモデルが適用できる場合は、 る。図29および31の暗号化装置400および500 における第0段のSubbyte処理において、それぞ れのSboxの入力値がロードされるタイミング(図9 の測定対象点Cにおける所定タイミング)にDPAを適 用することによって、鍵Kiを2

128-(15/16) Hに比例した計算量で解読でき る。ここで、 $H = h_0 + 1 + \cdot \cdot \cdot + h_{15}$ である。 hjは、次のように定義される。j番目のSboxの入 カマスク値を c 0, j および c1, j としたときに、 【数19】

$$WC_{j}=c_{0,j}\oplus c_{1,j}=(wc_{j,7}wc_{j,6}\cdots wc_{j,0})_{2}$$
 において、
 $h_{j}=(e=0,1,...,7$ に関して $wc_{j,e}=0$ を満たす e の個数)+
 $(e=0,1,...,7$ に関して $wc_{j,e}=wc_{j,e+1}=1$ を満たす e の個数)

CCC, $wc_{j,e} = 0$ sch 1 ch 3 sch 3 sch 4 sch 4の序数(番号)を表す。 e はビット位置を表す。

【0102】Sboxの数は1なので、条件式(14) $M_{C_0, j} \times OR_{C_1, j} = (01010101) 2$ たは (10101010) 2である場合は、Hは最小値 30 64となり、DPAを用いて鍵を求めるのに必要な計算 量は最大でも268である。

【0103】以上のように、co, j、c1, j、・・ ・、c_{q-1}, jに関して条件式(14) または式(1 5) を満たし、かつdo. i、do. i、・・・、d q-1, jについて式(16)の条件を満たすことによ って、本発明による固定マスク値法を適用した暗号化装 置に対してDPAを用いて128ビットのラインデール※ ※法の秘密鍵を求める場合、表1および表2に示すように 2128または268に比例した計算量が必要となる。 但し、DPAに対する計算量についての安全性の閾値は 264である。なお、計算量268は鍵の全てのビット ・パターンを計算する場合の計算量2128と比較する と小さいが、そのような鍵は実際の制限された時間内で 解読することは実際上不可能である。従って、本発明に よる固定マスク値法を適用した暗号プロセッサに対して DPAを用いた場合も秘密鍵の解読は実際上不可能であ

[0104]【表1】

表1.固定マスク値法による、Sbox出力値ロードに対するDPAから128 ピット秘密鍵を求めるのに必要な計算量とマスク値の関係

$WD_j = (d_{0,j} \oplus d_{1,j}) \vee (d_{1,j} \oplus d_{2,j}) \vee \vee (d_{+2,j} \oplus d_{+1,j})$ の値	鍵の解読のための計算量 (q≥2,任意モデル)	
全ての0sj≤15 に関して WD,=(11111111)。 (固定マスク値法)	2 128	
一般の場合	$\begin{array}{ccc} 2^{128-8F} & & & & \\ & F = f_0 + f_1 + + f_{15.} & & & \\ f_j = 0 & (\text{if WD}_j = (111111111)_2) & & & \\ f_j = 1 & (\text{otherwise}) & & & & \end{array}$	

表2. 固定マスク値法による、SubbyteにおけるSboxが1つの場合、 Sbox入力値ロードに対するDPAから128ビット秘密鍵を求めるのに必要な計算量とマスク値の関係

WC _j =(c _{0,j} ⊕c _{1,j})v(c _{1,j} ⊕c _{2,j})v v(c _{q-2,j} ⊕c _{q-1,j})の値	鍵の解読のための 計算量 (q=2,任意モデル)	健の解読のための計 算量 (q=2, 隣接ピット モデル)		
全ての0sj≤15 に関して (11111111)。 (固定マスク値法)	2 128	2 22		
全ての0sj≤15 に関して (01010101)₂, (10101010)₂ (固定マスク値法)	2 ⁶⁸	2 ⁶⁸		
WC _j = (wc _{j,7} wc _{j,8} wc _{j,8} wc _{j,4} wc _{j,8} wc _{j,2} wc _{j,1} wc _{j,0}) ₂ (一般の場合)	2 ^{128-(15/16)H} H=h ₀ +h ₁ ++h ₁₅ h _i =(we _{ie} =0 の数) (e=0,1,,7)	$2^{123-0576H}$ $H=h_0+h_1++h_{15}$ $h=(wc_{j_0}=0$ の数)+ $(wc_{j_0}=wc_{j+1,0}=1$ の数) (e=0,1,,7)		
全ての0 <j<15 に関して<br="">(00000000)。 (安全性が最低の場合)</j<15>	2 8	2 8		

【0 1 0 6】従って、固定マスク値法の安全性は次の通りである。

1. 2以上のqについて、固定マスク値法は、Sbox出力値のロードに対するDPAに対して、式(16)の条件を満たせば、鍵の推定に計算量2128が必要なので、安全である。この計算量は鍵の全ての可能なパターンをチェックする場合の計算量と同じである。

【0107】2.2以上のqについて、式(13)の条件を満たす場合、固定マスク値法は、Sbox入力値ロードに対するDPAに対して、隣接ビット・モデルでない任意のモデルについて式(15)の条件を満たせば、鍵の推定に計算量2128が必要なので、安全である。

【0108】3. q=2について、式(13)の条件を満たす場合、固定マスク値法は、Sbox入力値ロードに対するDPAに対して、隣接ビットモデルについて条件式(14)のco,jXORci,j=(01010101)2を満たせば、鍵の推定に計算量268が必要なので、有限時間内での推定は実際上不可能であり、従って安全である。

【0109】4. $q \ge 3$ について、必要なROM容量は増加するが、固定マスク値法は、q = 2と同じ解析方法が適用できないため、上述の2の場合と同様に式(15)の条件を満たせば、、隣接ビット・モデルと任意モデル鍵の双方とも鍵の推定に計算量 2^{128} が必要なので、安全である。

【0110】 5. 上述の3の場合において、条件式(1 RするXOR712と、入力を受取って乱数hおよび拡 4)はSboxのセットの数を1つに限定している(q 50 大鍵Kiに従って入力を暗号化して出力を生成する複数

=2なので出力値の数は2個)が、S boxのセットの数を相異なるn個とするとR O M 容量はn 倍となるが、計算量は $28(n-1)\times n^{16}$ 倍必要となる。

【0111】本発明による固定マスク値法は、上述のラインデール法のようなSPN型の暗号以外に、DESのようなT2 との暗号にも適用できる。図32(A)は通常のT3 との時号にも適用できる。図32(B)は図32(A)におけるF関数のより詳細な構成を示している。図32(B)において、T3 におけるを換とおよびT4 と、非線形変換テーブルT6 と8 を有する非線形変換T7 と8 とを有する

【0112】図33(A)は、図21の第1のタイプの暗号化装置100の一例を示しており、図29の暗号化装置400に類似した形態で固定マスク値法を図32のDESによる暗号化に適用した暗号化装置700を示している。図33(B)は図33(A)におけるF関数のより詳細な構成を示している。但し、図33(A)において、図21におけるプロセッサ150、メモリ160、162および164は簡単化のために省略されている。

28

して出力を供給する。

(例えば16段)のF関数暗号化処理段710~720と、その乱数h従って固定マスク値FMouthの中の1つを選択して供給する選択器704と、F関数暗号化処理段720の出力と選択された固定マスク値FMouthとをXORして暗号文を生成するXOR714と、を含んでいる。F関数暗号化処理段710~720の各々は、前段のXOR出力を受け取って図33(B)に示されたF関数を実行し、その出力と前段の出力をXOR(722~723)によってXORして出力を供給する

【0114】図33(B)のF関数は、乱数hに従って選択された固定マスク値FMi,hを供給する選択器759と、拡大鍵Kiと固定マスク値FMi,hをXORして出力を供給するXOR762、その出力の値と線形変換Eによって線形変換された入力Xi、とをXORするXOR763と、その乱数hに従ってサブバイト処理SubbyteSi,h中の1つを選択してXOR763の出力を供給する選択器752および756と、非線形テーブルSboxSi,hに従ってサブバイト処理するSubbyteSi,hと、その乱数hに従ってサブバイト処理Si,h中の1つを選択してその出力を供給する選択器754および757の出力を線形変換して出力Zi、を供給する線形変換Pとを含んでいる。

【0115】図21におけるプロセッサ150は、メモリ160に格納されているプログラムに従って図33の暗号化装置700の諸処理要素701~763等を制御する。代替構成として、プロセッサ150は、諸処理要素701~763等に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素 30701~763等を実現してもよい。この場合、図33はフロー図として見ることができる。

【0116】図34(A)は、図24の第2のタイプの暗号化装置200の一例を示しており、図31の暗号化装置500に類似した形態で固定マスク値法を図32のDESによる暗号化に適用した暗号化装置800を示している。図34(B)は図34(A)におけるF関数のより詳細な構成を示している。但し、図34(A)において、図24におけるプロセッサ250、メモリ260、262および264は簡単化のために省略されてい40る。

【0117】図34(A)において、暗号化装置800は、乱数hを発生する乱数発生器801と、乱数hに従って切換えを行う切換器802および804と、切換器802および804によって乱数hに従って選択される複数の暗号処理部820~830と、を含んでいる。

【0118】図24におけるプロセッサ250は、メモリ260に格納されているプログラムに従って図34の暗号化装置800の諸処理要素801~862等を制御する。代替構成として、プロセッサ150は、諸処理要50

30

素801~862等に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素801~862等を実現してもよい。この場合、図34はフロー図として見ることができる。

【0119】暗号処理部820~830の各々は、入力を受け取って出力を生成する複数段(例えば16段)の F関数暗号化処理段840~850を含んでいる。F関数暗号化処理段840~850の各々は、前段のXOR 出力を受け取ってKiXORFMi, hに従って図34 (B)に示されたF関数を実行し、そのF関数の出力と 前段の出力をXOR(822~823)によってXOR

【0120】図34(B)のF関数は、拡大鍵 K_i と固定マスク値F $M_{i,h}$ のXOR値と線形変換Eによって線形変換された入力 X_i 'とをXORするXOR 862と、非線形テーブルSboxS $_{i,h}$ によるサブバイト処理SubbyteS $_{i,h}$ ($i=1,2,\cdots$ 、8)と、サブバイト処理S $_{i,h}$ の出力を線形変換して出力 Z_i 'を供給する線形変換Pとを含んでいる。

【0121】図33および34において、ラインデール法の場合と同様に入力マスクFMinは省略できるが、ラインデール法と同様な手法ではFMoutは省略できない。図35は、フェイステル型暗号化装置における複数の段の間のマスクの影響の伝播を示している。図35において太線はマスクされている経路を示している。FMoutが省略できない理由は、図35に示されているように、フェイステル型の暗号では或る段でマスクされたデータ(A)が、次段(B)だけでなくそれ以降の段(C)へも影響するからである。

【0122】従って、フェイステル型暗号では、前段のマスク値を次段で完全にキャンセルできない。図36は、フェイステル型暗号化装置におけるマスク発生からマスク値キャンセルまでの経路を示している。図36において、太線はマスクされている経路を示している。フェイステル型暗号ではマスクを行ってからマスク値をキャンセルするまでには図36に示されているように4段以上必要であり、4段以上にわたってマスク値をキャンセルできる。このマスク値キャンセルの手法は、SPN型暗号化におけるように非線形変換の出力マスクが任意選択可能であることを利用するのでなくて、図36に示されているように前段からのマスクと等しい出力マスクを生成して、フェイステル型暗号化におけるXORによってキャンセルするものである。

【0123】この方法を用いれば暗号化処理最後のマスクFMoutが不要になる。この手法をDES等の4ラウンド以上の暗号に適用する場合は、4ラウンドでキャンセルするような固定マスク値の構成を繰り返してもよいし、または全ラウンドの最後でキャンセルするような固定マスク値を用いてもよい。

【0124】上述の実施形態においては、全てのラウン

て暗号化対策に必要な処理を削減できる。

ドに対して固定マスク値法を適用する場合について説明した。しかし、DPAが可能となる条件で述べたように、DPAが成功するためには入力値が既知でかつ攻撃者がその値を制御可能でなければならない。従って、暗号化処理の最初の数ラウンドに対して固定値マスク法を適用すれば、その後のラウンドはその入力が未知でかつ制御不可能なのでDPA対策は不要となる。それによっ

【0125】表3は、ラインデール法の実装における固*

*定マスク値法を用いた暗号化の結果と、DPA対策なしの通常の暗号化、および従来の乱数マスク値法を用いた暗号化との比較を示している。表3において、Sは対策なしの場合の処理時間を表し、Rは対策なしの場合の必要なRAM量を表し、Mは対策なしの場合の必要なROM量を表す。但し、R≪Mである。安全性は攻撃者が鍵を推定するのに必要なチェックすべき可能な鍵の数で表される。

32

【表3】

表 3. ラインデール法における、固定マスク値法適用、DPA対策なしの場合、

および乱数マスク値法適用の比較 (但しR≪M)

	対策なし	固定マスク値法				
	AT SALVE U	q≥2 任意モデル	q=2 隣接モデル	乱数マスク値法		
処理時間	S	≅S	■S	>>S (3S~5S)		
RAM量	R	=R	≈R	≥R+M		
ROM量	М	qМ	2 M	≃M		
安全性	1	≥ 2 128	2 72	>> 2 128		

【0126】表4は、DESの実装における固定マスク値法を用いた暗号化の結果と、DPA対策なしの通常の暗号化、および従来の乱数マスク値法を用いた暗号化と※

※の比較を示している。

【表4】

表4. DESにおける、固定マスク値法適用、DPA対策なしの場合、および乱

数マスク値法適用の比較 (但しR≪M)

	ALIME J. 1	固定マスク値法	乱数マスク値法
-	対策なし	q= 2	
処理時間	S	∞S	>>S (3S~5S)
RAM量	R	=R	≥R+M
ROM量	8 M	16M	=8M
安全性	1	>> 2 ⁵⁶	>> 2 56

【0127】表3および表4より、乱数マスク値法では処理時間が長く大きいRAM量を必要とするのに対して、固定マスク値法では、2~3倍のROM量を必要と40するが大きいRAM領域を必要とせずに、対策なしの場合とほぼ同じ程度の処理時間で充分な安全性が確保できる。

【0128】上述の実施形態では主にラインデール法およびDESについて説明したが、固定マスク値法は、ラインデール法以外のSPN型暗号化、DES以外のフェイステル型暗号化、およびそれを組合せた型の暗号にも適用でき同様の有効性を示す。

【0129】以上説明した実施形態は典型例として挙げたに過ぎず、その変形およびバリエーションは当業者に 50

とって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく 上述の実施形態の種々の変形を行えることは明らかである。

【0130】(付記1) 排他的論理和手段および非線形変換手段を有する暗号化装置であって、乱数を発生する乱数発生器手段と、q個の固定値(ここでqは整数である)と、前記乱数に従って前記q個の固定値の中の1つを選択する第1の選択器と、を具え、前記排他的論理和手段は、前記選択された固定値と鍵の排他的論理和と前記排他的論理和手段の入力の排他的論理和をとるものである、暗号化装置。

(付記2) さらに、q組(セット)のマスクされた固

定テーブルと、前記乱数に従って前記 q 組の固定テーブルの中の1 組を選択する第2の選択器と、を具え、前記非線形変換手段は前記選択された1 組の固定テーブルに従って入力を非線形変換するものである、付記1 に記載の暗号化装置。

(付記3) 前記第1の排他的論理和手段および前記非線形変換手段を有する暗号化部と、前記暗号化装置への入力と前記乱数に従って選択された或る固定値の排他的論理和をとる第2の排他的論理和手段と、前記乱数に従って選択された或る固定値と前記暗号化部の出力の排他 10的論理和をとる第3の排他的論理和手段とを具える、付記1に記載の暗号化装置。

(付記4) 排他的論理和手段および非線形変換手段を有する暗号化装置であって、乱数を発生する乱数発生器手段と、q組のマスクされた固定テーブル(ここでqは整数である)と、前記乱数に従って前記q組の固定テーブルの中の1組を選択する選択器と、を具え、前記非線形変換手段は、前記選択された1組の固定テーブルに従って入力を非線形変換するものである、暗号化装置。

(付記5) 複数の暗号化段を具え、この複数の暗号化 20 段の各々は、その段の、前記排他的論理和手段と、前記 固定テーブルと、前記選択器と、を有するものであり、前記複数の暗号化段のそれぞれの前記固定テーブルは同じものである、付記4に記載の暗号化装置。

(付記 6) マスクされる前の固定テーブルをS[x] とし、マスクされた j 番目のテーブルを $S_j[x X O R c_{i,j}] X O R d_{i,j}$ ($j=0,1,\cdots,1$ 5) としたときに、($c_{0,j}X O R c_{1,j}$) V X O R ($c_{1,j}X O R c_{2,j}$) $V \cdots V$ ($c_{q-2,j}X O R c_{q-2,j}$) = (1 1 1 1 1 1 1 1 2 である、付記 4 に記載の暗号化装置。

(付記 7) テーブルの組の数 q=2とする場合に、マスクされる前の固定テーブルをS[x]とし、マスクされた j 番目のテーブルを $S_j[xXORc_{i,j}]XORd_{i,j}(j=0,1,\cdots,15)$ としたときに、 $c_{0,j}XORc_{1,j}=(10110101)$ 0) 2または(011010101) 2である、付記4に記載の暗号化装置。

(付記8) マスクされる前の固定テーブルをS [x] とし、マスクされた j 番目のテーブルをS j [x XOR 40 c i, j] XOR d i, j (j = 0, 1, ・・・, 1 5) としたときに、 (d 0, j XOR d 1, j) V (d 1, j XOR d 2, j) V・・・V (d q-2, j XOR d q-2, j) = (1 1 1 1 1 1 1 1 1) 2 である、付記4に記載の暗号化装置。

(付記9) 前記非線形変換手段はサブバイト手段であり、さらに、入力をシフトする手段と、入力をミクストコラムする手段とを具える、付記4に記載の暗号化装置。

(付記10) 乱数を発生する乱数発生器手段と、並列 50

34

に結合された複数の暗号化部と、前記乱数に従って前記 複数の暗号化部の中の1つを選択する選択器と、を具 え、前記複数の暗号化部の各々は、排他的論理和手段お よび非線形変換手段を含むものである、暗号化装置。

(付記11) 前記選択された暗号化部の前記排他的論理和手段は、固定値と鍵の排他的論理和と前記排他的論理和手段の入力の排他的論理和をとるものである、付記10に記載の暗号化装置。

(付記12) 前記非線形変換手段は、固定テーブルに 従って前記非線形変換手段の入力を非線形変換するもの である、付記10に記載の暗号化装置。

(付記13) 前記複数の暗号化部の各々は、その暗号 化部への入力と固定値の排他的論理和をとる第2の排他 的論理和手段と、入力と固定値の排他的論理和をその暗 号化部の出力として生成する第3の排他的論理和手段 と、を具えるものである、付記10に記載の暗号化装 置。

(付記14) 前記選択された暗号化部の前記非線形変換手段は、固定テーブルに従って前記非線形変換手段の入力を非線形変換するものである、付記10に記載の暗号化装置。

(付記15) 前記複数の暗号化部の各々は複数の暗号 化段を含んでおり、前記複数の暗号化段の各々は、その 段の、鍵と固定値の排他的論理和と入力の排他的論理和 をとる排他的論理和手段と、固定テーブルに従って入力 を非線形変換する非線形変換手段とを含むものである、 付記10に記載の暗号化装置。

(付記16) 乱数を発生する乱数発生器手段と複数の暗号化段とを具えた暗号化装置であって、前記複数の暗 号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和手段と、を含み、前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されており、前記非線形変換手段は、q個の固定値(ここでqは整数である)と、前記乱数に従って前記q個の固定値の中の1つを選択する選択器と、前記選択された固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、を有するものである、暗号化装置。

(付記17) 前記非線形変換手段は、さらに、前記非線形変換手段の内部に、固定テーブルに従って入力を非線形変換する複数の非線形変換手段と、前記複数の非線形変換手段の中の1つのを選択する選択器とを有するものである、付記16に記載の暗号化装置。

(付記18) 前記複数の暗号化段のそれぞれの前記非 線形変換手段の固定テーブルは同じである、付記17に 記載の暗号化装置。

(付記19) 前記複数の暗号化段における連続する複数の段においてマスクをキャンセルする、付記16に記載の暗号化装置。

(付記20) 前記複数の暗号化段において前記複数の

暗号化段の数より少ない数の暗号化段においてマスクが 行われる、付記16に記載の暗号化装置。

(付記21) 乱数を発生する乱数発生器手段と複数の暗号化段とを具えた暗号化装置であって、前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されており、前記非線形変換手段は、内部に、前記乱数に従って、固定テーブルに従って入力を非線形変換する非線形変換手 10段を有するものである、暗号化装置。

(付記22) 乱数を発生する乱数発生器手段と、並列に結合された複数の暗号化部と、前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、を具え、前記複数の暗号化部の各々は複数の暗号化段を有し、前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されているものである、暗号化装置。

(付記23) 前記非線形変換手段は、固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、前記非線形変換手段の内部に、固定テーブルに従って入力を非線形変換する非線形変換手段と、を有するものである、付記22に記載の暗号化装置。

(付記 24) マスクされる前の固定テーブルを S_j [x] とし、マスクされた j 番目のテーブルを S_j " [x X O R C_i , j] X O R d_i , j (j = 0, 1, \cdots , 7) としたときに、 (d_0 , j X O R d_1 , j) V (d_1 , j X O R d_2 , j) V \cdots V (d_{q-2} , j X O R d_{q-2} , j) = (1 1 1) 2 である、付記 2 2 に記載の暗号化装置。

(付記25) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、乱数に従ってq個の固定値の中の1つを選択するステップ (ここでqは整数である)と、前記選択された固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、前記乱数に従ってq組のマスクされた固定テーブルの中の1組を選択するステップと、前記選択された1組の固定テーブルに従って入力値を非線形変換するステップと、を実行40させる、プログラム。

(付記26) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、乱数に従って複数の暗号化手順の中の1つを選択するステップと、前記選択された暗号化手順に従って、入力値を暗号化して出力するステップと、を実行させ、前記暗号化するステップは、固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、1組の固定テーブルに従って入力値を非線形変換するステップと、を含むものである、プログラム。

36

(付記27) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、入力値を非線形変換して出力を供給するステップと、第1の入力値と前記出力である第2の入力値の排他的論理和をとるステップと、を実行させ、前記非線形変換するステップは、乱数に従ってq個の固定値の中の1つを選択するステップ

(ここで q は整数である)と、前記選択された固定値と 鍵の排他的論理和と入力値の排他的論理和をとるステップと、前記乱数に関連付けられた固定テーブルに従って 入力値を非線形変換するステップと、を含むものであ る、プログラム。

(付記28) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、乱数に従って複数の暗号化手順の中の1つを選択するステップと、前記選択された暗号化手順に従って、入力値を暗号化して出力を供給するステップと、を実行させ、前記暗号化するステップは、入力値を非線形変換して出力を供給するステップと、第1の入力値と前記出力である第2の入力値の排他的論理和をとるステップと、を含むものである、プログラム。

[0131]

【発明の効果】本発明は、上述の特徴によって、共通鍵暗号を行う暗号プロセッサに対する効率的な暗号解読防止を実現でき、秘密鍵の推定を困難にし、暗号プロセッサの安全性を高めることができるという効果を奏する。

【図面の簡単な説明】

【図1】図1は、図1はスマートカードにおける共通秘密鍵を用いた暗号化の例を示している。

【図2】図2は、典型的な共通鍵暗号で用いられる鍵X 30 ORを示している。

【図3】図3は、典型的な共通鍵暗号で用いられる線形 変換を示している。

【図4】図4は、典型的な共通鍵暗号で用いられる非線 形変換を示している。

【図5】図5は、縦続接続の形の鍵XOR演算(図2) と非線形変換(図4)の組合せである暗号化の例を示し ている。

【図6】図6は、図5における任意の非線形変換要素wiに関係する構成要素を示している。

【図7】図7(A)および(B)は、暗号化プロセッサがその入力平文に応答して消費する電力消費の時間変化を表す電力消費曲線を示している。図7(C)はスパイクを有する電力消費曲線の差分を示している。図7

(D) はスパイクのない電力消費曲線の差分を示している.

【図8】図8は、図4の暗号化器の前後に2つの線形変換を追加した構成を有する暗号化器を示している。

【図9】図9は、図4の暗号化器における電力消費曲線の測定対象点A、BおよびCを示している。

【図10】図10は、乱数マスク値法による処理の概要

図を示している。

【図11】図11は、乱数マスク値法による鍵XORを 示している。

【図12】図12は、乱数マスク値法による線形関数を示している。

【図13】図13は、乱数マスク値法による非線形関数を示している。

【図14】図14は、DPA対策のない通常のN段ラインデール処理の全体的構成を示している。

【図15】図15は、ラインデール法の秘密鍵 $Ksec^{10}$ から拡大鍵 K_0 、 K_1 、・・・、 K_N を生成する拡大鍵生成器を示している。

【図16】図16は、サブバイト処理Subbyteの構成を示している。

【図17】図17は、シフトShiftの構成を示している。

【図18】図18は、ミクストコラム処理Mixedcolumnの構成を示している。

【図19】図19は、図14の通常のN段ラインデール 法に対して、乱数マスク値法を適用したN段ラインデー ²⁰ ル法を示している。

【図20】図20は、図19の16個のSboxで使用されるNewSboxを示している。

【図21】図21は、本発明による第1のタイプの暗号 化装置の概略的構成を示している。

【図22】図22は、図21における鍵XORの構成を示している。

【図23】図23は、図21における非線形変換の構成を示している。

【図24】図24は、本発明による第2のタイプの暗号 30 化装置の概略的構成を示している。

【図25】図25は、図24における鍵XORの構成を示している。

【図26】図26は、図24における非線形変換の構成を示している。

【図27】図27は、図21の第1のタイプの暗号化装置の一例を示している。

【図28】図28は、図27におけるSubbyteの 構成を示している。 38

*【図29】図29は、図21の第1のタイプの暗号化装置の別の例を示している。

【図30】図30は、図29におけるSubbyte o構成を示している。

【図31】図31は、図24の第2のタイプの暗号化装置の一例を示している。

【図32】図32は、通常のDESの構成を示している。

【図33】図33は、図29の固定マスク値法をフェイステル型のDESに適用した構成を示している。

【図34】図34は、図31の固定マスク値法をフェイステル型のDESに適用した構成を示している。

【図35】図35は、フェイステル型暗号化装置における暗号における段の間のマスクの伝播を示している。

【図36】図36は、フェイステル型暗号化装置におけるマスク発生からマスク値キャンセルまでの経路を示している。

【符号の説明】

100 暗号化措置

101 暗号化処理部

103 乱数発生器

104、105 切換器

106、107 論理XOR

200 暗号化装置

203 乱数発生器

208~209 暗号化処理部

204、205 論理XOR

211、213 切換器

300 暗号化装置

310 第i段の処理

311 第N-1段の処理

303 乱数発生器

305、329、339、379、399 切換器


302, 331, 333, 371, 373, 383 O

XR(排他的論理和)


334 Subbyte


335 Shift

336 Mixedcolumn



Rijadael における拡大側の生成






【図19】

Rout マスク値生成部 暗号化処理部 Spirit Shift Sperg (j=0,..,15) N-160回の知用 Subbyte (by S_{N-1,j}) Mixed NewSbox Rout, Shift column N-1 回 繰り返し(i=0,1..,N-2) Skift |段日の処理(i≤N-2) S_{i,}(j=0,..,15) Subbyre (by S_{1,}) X.

Ŗ.


器主袭旋话

Ę.




【図30】


Sboxgen:S_{i,j}(x)=S(x⊕Rin_{i,j}) ⊕Rout_{i,j}を満たすSbox, S_{i,j}の生成 NewSbox




【図27】




【図31】






[図29]



【図34】



フロントページの続き

(72) 発明者 鳥居 直哉 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Fターム(参考) 5J104 AA41 AA47 FA00 JA03 NA02